猎板网

獵芯旗下

全球電子硬件智造平台

服務時間: 周一至周六 09:00-22:00

客服QQ: 800183356

服務熱線: 15068181342 / 0571-86609386

鸭脖娱乐下载地址 技術知識 資訊詳情

PCB的抗幹擾設計原則問題

發布時間: 2020/11/10 9:31:39

浏覽: 10次

  本文介紹的是PCB的抗幹擾設計原則問題


  抗幹擾設計的基本原則是:抑制幹擾源,切斷幹擾傳播路徑,提高敏感器件的抗幹擾性能。


  1.  抑制幹擾源


  盡可能減小幹擾源的du/dt、di/dt。這是抗幹擾設計中最優 先考慮和最重要 的原則。 減小du/dt主要通過在幹擾源兩端并聯電容來實現。減小di/dt則是在幹擾源回路串聯電感或電阻以及增加續流二極管來實現。


  1)繼電器線圈并聯續流二極管。


  2)在繼電器接點兩端并接RC串聯電路,減小電火花影響。


  3)給電機加濾波電路,注意電容、電感引線要盡量短。


  4)每個IC并接0.01~0.1μF高頻電容,減小對電源的影響。


  5)布線時避免90度折線,減少高頻噪聲發射。


  2 切斷幹擾傳播路徑


  幹擾傳播路徑可分為傳導幹擾和輻射幹擾兩類。增加濾波器的方法切斷高頻幹擾 噪聲的傳播,有時也可加隔離光耦來解決。增加幹擾源與敏感器件的距離,用地線把它們隔離和在敏感器件上加蔽罩。


  1)電源做得好,整個電路的抗幹擾就解決了一大半。可以利用磁珠和電容組成π形濾波電路。


  2)I/O口去控制電機等噪聲器件,在I/O口與噪聲源之間應加隔離(增加π 形濾波電路)。


  3)注意晶振布線。晶振與單片機引腳盡量靠近,用地線把時鐘區隔離起來,晶振外殼接地 并固定。


  4)電路闆合理分區,如強、弱信号,數字、模拟信号。盡可能把幹擾源 (如電機,繼電器)與敏感元件(如單片機、OA等)遠離。


  5)電路闆合理分區,如強、弱信号,數字、模拟信号。盡可能把幹擾源 (如電機,繼電 器)與敏感元件(如單片機、OA等)遠離。


  6)在I/O口,電源線,電路闆連接線等關鍵地方使用抗幹擾元件 如磁珠、磁環、電 源濾波器,屏蔽罩,可顯著提高電路的抗幹擾性能。


  7)大功率器件要單獨接地,以減小相互幹擾。 放在電路闆邊緣。


  3 提高敏感器件的抗幹擾性能,敏感器件盡量減少對幹擾噪聲的拾取。


  1)布線時盡量減少回路環的面積,以降低感應噪聲。


  2)布線時,電源線和地線要盡量粗。除減小壓降外,更重要的是降低耦合噪聲。


  3)布線時,電源線和地線要盡量粗。除減小壓降外,更重要的是降低耦合噪聲。


  4)單片機使用電源監控及看門狗電路。


  5)在滿足速度的前提下,盡量降低時鐘和選用低速數字電路。


  6)IC器件盡量直接焊在電路闆上,少用IC座。


  7)時鐘線垂直于I/O線比平行I/O線幹擾小,時鐘元件引腳遠離I/O電纜。


熱門活動

}
0

客服QQ

800183356

客服熱線

0571-86609386

工作時間

09:00-22:00(周一至周六)

掃描立即關注公衆号